PATENT APPLICATION

IN THE UNITED STATES ATENT AND TRADEMARK OFFICE

In re Application Of:

Yoshiaki FUKUZUMI, et al. ) Attorney Docket No. 01701.00059

Serial No.: 09/783,023 ) Group Art Unit: 2812

Filed: February 15, 2001 ) Examiner: Not Yet Assigned

For: SEMICONDUCTOR DEVICE USING FUSE/ANTI-FUSE SYSTEM AND METHOD OF

MANUFACTUING THE SAME

## SUBMISSION OF PRIORITY DOCUMENT

Assistant Commissioner of Patents Washington, D.C. 20231

Sir:

Submitted herewith is a certified copy of Japanese Patent Application No. 2000-039968 filed in Japan on February 17, 2000. This application is the basis for Applicant's claim for priority, which claim was made upon filing of the above-identified patent application on February 15, 2001.

Please charge any fee associated with the filing of this paper to our Deposit Account No. 19-0733.

Respectfully submitted,

BANNER & WITCOFF, LTD.

Joseph M. Potenza

Registration No. 28,175

Eleventh Floor 1001 G Street, N.W. Washington, D.C. 20001-4597 (202) 508-9100

Dated: 2 Apr. 1 2001

# 日本国特許

PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 2月17日

出 顧 番 号 Application Number:

特願2000-039968

株式会社東芝

2001年 2月23日

产 許 庁 長 官 Lommissioner, Patent Office







## 特2000-039968

【書類名】 特許願

【整理番号】 A009905864

【提出日】 平成12年 2月17日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 21/00

【発明の名称】 半導体装置及びその製造方法

【請求項の数】 6

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】 福住 嘉晃

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】 幸山 裕亮

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

**【物件名**】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】 半導体基板内に形成された溝と、

前記半導体基板上に選択的に形成された第1のゲート絶縁膜と、

前記半導体基板上及び前記溝の底面及び側面上に連続して形成された第2のゲ ート絶縁膜と、

前記第1のゲート絶縁膜上に形成された第1の導電膜と、

前記第2のゲート絶縁膜上に形成され、少なくとも前記溝の一部を埋め込む第 2の導電膜とを具備し、

前記第1の導電膜の膜表面の位置と前記半導体基板上の前記第2の導電膜の膜 表面の位置が同じであることを特徴とする半導体装置。

【請求項2】 前記第2の導電膜は前記第2のゲート絶縁膜上に形成され、 前記溝の全部を埋め込んでおり、かつ前記第2の導電膜の膜表面はほぼ平面であ ることを特徴とする請求項1記載の半導体装置。

【請求項3】 前記第2の導電膜の上方に形成され、前記第2の導電膜と電 気的に接続されている配線層をさらに具備することを特徴とする請求項1記載の 半導体装置。

【請求項4】 前記溝の段差部に前記第2のゲート絶縁膜が形成されている ことを特徴とする請求項1記載の半導体装置。

【請求項5】 前記第2の導電膜の不純物濃度は、前記半導体基板の不純物 濃度より高いことを特徴とする請求項1記載の半導体装置。

【請求項6】 半導体基板に第1、第2、第3の凹部が形成される工程と、 前記第1、第2、第3の凹部が絶縁膜で埋め込まれ、前記絶縁膜の表面が平坦 にされる工程と、

前記第2、第3の凹部内の絶縁膜が除去される工程と、

全面にゲート絶縁膜が形成される工程と、

前記ゲート絶縁膜上に導電膜が形成される工程と、

前記導電膜及び前記ゲート絶縁膜が選択的に除去され、前記半導体基板上に第

1のゲート電極が形成されるとともに、前記第2の凹部に合わせマーク部が形成され、第3の凹部の底表面にアンチフューズ部用の第2のゲート電極が形成される工程と

を含むことを特徴とする半導体装置の製造方法。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、フューズ/アンチフューズに係わる半導体装置及びその製造方法に 関する。

[0002]

【従来の技術】

近年、半導体装置の高度な微細化が進んでいる。これに従い素子を分離する素子分離領域の形成方法は、従来のLOCOS法に代わりSTI(Shallow Trench Isolation)法が主流になっている。ところが、STI法は表面の平坦性が極めて高い。このため、後に続くゲート電極の形成において、合わせマーク部のための段差付け工程が必要であった。

[0003]

ここで、ゲート電極の形成について説明する。まず、図26に示すように、リソグラフィ技術及びRIE (Reactive Ion Etching:反応性イオンエッチング) 法を用いて、シリコン基板41に素子分離領域となる第1の凹部42が形成される。この際、同時に、シリコン基板41に後のリソグラフィ工程で用いる合わせマーク部用の第2の凹部43が形成される。

[0004]

次に、図27に示すように、全面に例えばシリコン酸化膜45が形成され、このシリコン酸化膜45で第1、第2の凹部42、43が埋め込まれる。その後、CMP (Chemical Mechanical Polish:化学的機械研磨)法を用いて、シリコン酸化膜45が除去され、シリコン基板41の表面を露出させることにより、第1の凹部42にSTI構造の素子分離領域46が形成される。

[0005]

次に、図28に示すように、全面にレジスト47が形成されてパターニングされる。このパターニングされたレジスト47をマスクとして、ウエットエッチングにより、第2の凹部43内のシリコン酸化膜45が除去される。このようにして凹部43を形成する工程を段差付け工程と称する。その後、レジスト47が除去される。

[0006]

次に、図29に示すように、全面にゲート絶縁膜48が形成され、このゲート 絶縁膜48上にポリシリコン膜49が形成される。このポリシリコン膜49上に タングステン膜50が形成され、このタングステン膜50上にシリコン窒化膜5 1が形成される。

[0007]

次に、図30に示すように、リソグラフィ技術及びRIE法を用いて、シリコン窒化膜51、タングステン膜50、ポリシリコン膜49、ゲート絶縁膜48が除去される。これにより、所定の素子領域46a上にゲート電極52が形成され、第2の凹部43に合わせマーク部53が形成される。ここで、ゲート電極52のゲート絶縁膜を48aとする。

[8000]

次に、図31に示すように、既知の技術を用いて、ゲート電極52の側面にゲート側壁55が形成され、ゲート電極52下端部のシリコン基板41の表面にソース/ドレイン領域56が形成される。次に、全面に層間絶縁膜57が形成され、コンタクトプラグ58及び上層配線層59が形成される。その後、全面にさらに層間絶縁膜60が形成される。

[0009]

このように、ゲート電極52の一部にタングステン膜50等を用いた場合、膜の反射率が高く光学的に下層の膜質差を読みとることが困難である。このため、仮に合わせマーク部53の形成のための段差付け工程(図28に示す)を省略すると、STI法のような表面の平坦度の高い方法を用いた場合、合わせマーク部53を読みとることができない。したがって、素子分離領域46(乃至素子領域46a)とゲート電極52の位置の合わせずれの問題が深刻になる。

[0010]

以上のように、図28に示す段差付け工程に含まれるリソグラフィ工程とエッチング工程は不可欠なものである。しかしながら、これらの工程は、合わせマーク部53の段差付けのためだけに使われているため、これらの工程の省略乃至有効活用が望まれていた。

[0011]

## 【発明が解決しようとする課題】

一方、例えばDRAM(ダイナミック・ランダム・アクセス・メモリ)等では、製品の歩留まり向上のために、不良セルを予備のセルに置き換えるための救済回路を備えたものが多い。そこで、従来は置き換えセルの判定のために、主としてアルミ等の配線をレーザにより焼き切るタイプのフューズが用いられてきた。これに対して、特定箇所のゲート絶縁膜を破壊することにより判定を行うアンチフューズも提案されている。

## [0012]

このアンチフューズは、チップ内での占有面積の削減や、パッケージ封入後に 最終不良セルを置き換えることが可能になるなど、多くの利点が期待されている 。また、アンチフューズは、破壊耐圧以上の電圧を印加することにより所望の絶 縁膜を破壊し導通させるものである。このため、通常アンチフューズは、破壊す るための高電圧発生回路と、特定のアンチフューズ部の破壊又は非破壊の状態を 検知するための判定回路とに接続されている。したがって、アンチフューズ部を 破壊する際には、判定回路部のゲート絶縁膜もある程度のダメージを被ることが 懸念される。そこで、アンチフューズ部をある程度低い電圧で破壊可能し、判定 回路部やその他へのダメージを極力低減することが望まれていた。

## [0013]

また、製造工程の増加を抑えるため、アンチフューズ用の絶縁膜はMOSトランジスタのゲート絶縁膜と同時に形成することが望まれる。しかしながら、アンチフューズ用の低耐圧のゲート絶縁膜を、通常のトランジスタ等に使用される信頼性の高いゲート絶縁膜と同時に形成することは難しかった。そのため、これまでトランジスタ用に形成されたゲート絶縁膜を利用したアンチフューズの実用化

は困難であった。

[0014]

本発明は上記課題を解決するためになされたものであり、その目的とするところは、合わせマーク用の段差付け工程をアンチフューズの形成に応用することで、製造工程を増やすことなく、所望の破壊耐圧をもつゲート絶縁膜を形成することが可能な半導体装置及びその製造方法を提供することにある。

[0015]

【課題を解決するための手段】

本発明は、前記目的を達成するために以下に示す手段を用いている。

[0016]

本発明の半導体装置は、半導体基板内に形成された溝と、前記半導体基板上に 選択的に形成された第1のゲート絶縁膜と、前記半導体基板上及び前記溝の底面 及び側面上に形成された第2のゲート絶縁膜と、前記第1のゲート絶縁膜上に形 成された第1の導電膜と、前記第2のゲート絶縁膜上に形成され、少なくとも前 記溝の一部を埋め込む第2の導電膜とを具備し、前記第1の導電膜の膜表面の位 置と前記半導体基板上の前記第2の導電膜の膜表面の位置が同じである。

[0017]

また、本発明の半導体装置は、前記第2の導電膜の上方に形成され、前記第2 の導電膜と電気的に接続されている配線層をさらに具備してもよい。

[0018]

また、前記第2の導電膜は前記第2のゲート絶縁膜上に形成され、前記溝の全部を埋め込んでおり、かつ前記第2の導電膜の膜表面は平面であってもよい。

[0019]

また、前記溝の段差部に前記第2のゲート絶縁膜が形成されていてもよい。前 記第2の導電膜の不純物濃度は、前記半導体基板の不純物濃度より高くなってい る。

[0020]

前記第1の導電膜は前記半導体基板であってもよい。また、前記第2の導電膜は、ポリシリコン膜、あるいはポリシリコン膜を含む積層膜のいずれかで形成さ

れている。

[0021]

前記第2の絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン窒酸化膜のいずれかで形成されている。また、前記第2の絶縁膜は、一部の不良回路を救済するための冗長回路切り換えのためのアンチフューズとして機能する。

[0022]

本発明の半導体装置の製造方法は、半導体基板に第1、第2、第3の凹部が形成される工程と、前記第1、第2、第3の凹部が絶縁膜で埋め込まれ、前記絶縁膜の表面が平坦にされる工程と、前記第2、第3の凹部内の絶縁膜が除去される工程と、全面にゲート絶縁膜が形成される工程と、前記ゲート絶縁膜上に導電膜が形成される工程と、前記導電膜及び前記ゲート絶縁膜が選択的に除去され、前記半導体基板上に第1のゲート電極が形成されるとともに、前記第2の凹部に合わせマーク部が形成され、第3の凹部の底表面にアンチフューズ部用の第2のゲート電極が形成される工程とを含んでいる。

[0023]

【発明の実施の形態】

本発明の実施の形態を以下に図面を参照して説明する。

[0024]

[第1の実施例]

本発明の第1の実施例について説明する。第1の実施例における半導体装置の製造方法は、合わせマーク部の凹部(段差)の形成と同時にアンチフューズ部の凹部を形成する。これにより、合わせマーク部の凹部形成におけるリソグラフィ及びエッチング工程が有効に利用される。

[0025]

まず、第1の実施例は、図1に示すように、リソグラフィ技術及びRIE法を 用いて、シリコン基板11に素子分離領域となる第1の凹部12が形成される。 この際、同時に、シリコン基板11に上層のリソグラフィ工程で用いる合わせマ ーク部の第2の凹部13、アンチフューズ部の第3の凹部14が形成される。

[0026]

次に、図2に示すように、全面に例えばシリコン酸化膜15が形成され、このシリコン酸化膜15で第1、第2、第3の凹部12、13、14が埋め込まれる。その後、CMP法を用いて、シリコン酸化膜15が除去され、シリコン基板11の表面を露出させることにより、第1の凹部12にSTI構造の素子分離領域16が形成される。

## [0027]

次に、図3に示すように、全面にレジスト17が形成されてパターニングされる。このパターニングされたレジスト17をマスクとして、ウエットエッチングにより、第2の凹部13及び第3の凹部14内のシリコン酸化膜15が除去される。その後、レジスト17が除去される。

## [0028]

次に、図4に示すように、全面にゲート絶縁膜18が形成され、このゲート絶縁膜18上にポリシリコン膜19が形成される。このポリシリコン膜19上にタングステン膜20が形成され、このタングステン膜20上にシリコン窒化膜21が形成される。

#### [0029]

次に、図5に示すように、リソグラフィ技術及びRIE法を用いて、シリコン窒化膜21、タングステン膜20、ポリシリコン膜19、ゲート絶縁膜18が除去される。これにより、所定の素子領域16a上に第1のゲート電極22が形成され、第2の凹部13に合わせマーク部23が形成され、第3の凹部14の底表面にアンチフューズ部用の第2のゲート電極24が形成される。ここで、第1のゲート電極22のゲート絶縁膜を18aとし、第2のゲート電極24のゲート絶縁膜を18bとする。尚、ゲート絶縁膜18は除去されなくてもよい。

#### [0030]

次に、図6に示すように、既知の技術を用いて、第1のゲート電極22の側面にゲート側壁25が形成され、第1のゲート電極22下端部のシリコン基板11の表面にソース/ドレイン領域26が形成される。次に、全面に層間絶縁膜27が形成され、第2のゲート電極24と他の素子を接続するためのコンタクトプラグ28及び上層配線層29が形成される。その後、全面に層間絶縁膜30が形成

される。

[0031]

上記本発明の第1の実施例によれば、アンチフューズ用のゲート絶縁膜18bは、第3の凹部14の底表面に形成される。この第3の凹部14の底表面は、凹部形成時のRIEによるダメージが生じている。このため、この凹部14に形成されたゲート絶縁膜18bは、トランジスタのゲート絶縁膜18aに比べて破壊耐圧を低下させることができる。したがって、極端に高い電圧を印加することなく、アンチフューズ用のゲート絶縁膜18bのみを破壊することができる。これにより、例えば判定回路部等の他のトランジスタのゲート絶縁膜18aに与えるダメージを低減することが可能になる。したがって、トランジスタの高信頼性を保つことが可能となり、歩留まりの向上に貢献できる。

[0032]

また、合わせマーク部23の凹部13の形成におけるリソグラフィ及びエッチング工程を、アンチフューズ部用の凹部14の形成に共用し、トランジスタ用のゲート絶縁膜18aと同時にアンチフューズ部のゲート絶縁膜18bを形成している。このため、アンチフューズ部を設けるための製造工程を新たに増加しなくてもよい。したがって、半導体装置の低コスト化を図ることができる。

[0033]

なお、第1の実施例において、図3に示すアンチフューズ用の第3の凹部14を形成するためのレジスト17の下端部は、第3の凹部14の上端部の外側に位置している。また、エッチング工程では、第3の凹部14内のシリコン酸化膜15は全て除去されている。しかし、第3の凹部14とレジスト17の下端部の位置関係はこれに限定されない。例えば、レジスト17の下端部が第3の凹部14の上端部の内側とした場合、図7に示すように、第3の凹部14内にシリコン酸化膜15の一部を残存させることができる。ゲート電極形成時に、ゲート電極の破壊耐圧のばらつきの調整が完全に行えない場合があった。しかしながら、図7によれば、ゲート電極24の端部に、残存したシリコン酸化膜15が存在した形状となる。したがって、このシリコン酸化膜15からなる絶縁膜により、ゲート電

極24の端部での破壊を抑制でき、ゲート絶縁膜18bの破壊耐圧のばらつきの 調節が可能になる。

[0034]

「第2の実施例]

第2の実施例は、上記第1の実施例の製造方法と同様の製造方法であるため、 この説明は省略し、異なる構造のみ説明する。第2の実施例は、アンチフューズ 用の凹部のコーナー部を積極的に利用した例である。

[0035]

図8、9に示すように、凹部14のコーナー部14a、14bを覆うようにゲート電極24が形成されている。

[0036]

上記第2の実施例によれば、凹部14のコーナー部14a、14bをアンチフューズとして用いている。このため、コーナー部14a、14bで特に電界集中が起こり、ゲート絶縁膜を有効に破壊することが可能である。

[0037]

また、図10に示すように、凹部14の片側のコーナー部14a、14bのみにゲート電極24を形成してもよい。この場合、さらにアンチフューズの占有面積を縮小することが可能である。

[0038]

また、(堆積ではなく)例えば酸化によりゲート絶縁膜18bを形成する場合、コーナー部14a、14bではゲート絶縁膜(酸化膜)18bの膜厚が他の平坦な部分に比べて薄くなる。このため、コーナー部14a、14bのみで破壊耐圧を特異的に低下させることが可能である。

[0039]

以上のように、本発明の第2の実施例によれば、第1の実施例に比べて、特定部分(コーナー部14a、14b)のアンチフューズ部だけの破壊耐圧を低下させることが可能である。このため、他のトランジスタへのダメージはさらに低減され、半導体装置の高信頼化と歩留まり向上が期待できる。

[0040]

なお、本発明の第2の実施例において、例えば、図11、図12に示すように、凹部14をゲート電極材(ポリシリコン膜)19で埋め込んでもよい。この場合、ゲート電極のキャップ膜となる絶縁膜(シリコン窒化膜)21は、図11ではポリシリコン膜19で埋め込まれなかった凹部14の空間を埋め、図12では凹部14の外部のタングステン20を覆っている。また、図11、図12は、図8、図9等の凹部14の幅より狭い凹部14が形成される。このように、図11、図12は、凹部14の内部が埋め込まれた形状になる。ポリシリコン19やシリコン窒化膜21は、例えばCPCVD法等、数百℃の高温下で成膜されることが多いため、半導体装置を実際に使用する常温付近では熱膨張係数の違いによる応力が生じている。したがって、図8、図9に示した半導体装置に比べて、アンチフューズ部の破壊耐圧をさらに低下させることが可能になる。また、ゲート電極形成時のリソグラフィ工程で、トランジスタとアンチフューズのゲート電極を同じ高さで形成することができる。このため、リソグラフィ工程が容易となり、さらに歩留まりが向上する。

# [0041]

また、上記第1、第2の実施例は図13乃至図17に示す構造でもよい。上記第1、第2の実施例においては、半導体基板としてシリコン基板11を用いたが、本発明はこれに限定されない。例えば、図13に示すように、半導体基板として絶縁層31aとシリコン層31bからなるSOI基板31を用いてもよい。また、上記第1、第2の実施例では、段差付け工程(図3に示す工程)において、凹部14内のシリコン酸化膜15を完全に除去しているが、本発明はこれに限定されない。例えば、図14に示すように、凹部14の中途までシリコン酸化膜15を残存させてもよい。なお、図13、14に示す構造のように、アンチフューズ部の凹部14にできる段差を合わせマーク部として利用してもよい。この場合、さらに素子の占有面積を縮小することが可能である。

## [0042]

また、図15に示すように、ゲート電極(図示せず)へ接続するためのコンタクトプラグ28を素子分離領域16上に形成してもよい。素子領域上にコンタクト孔が存在する場合、コンタクト孔形成のRIE時にコンタクト孔直下のゲート

絶縁膜にダメージが入り、耐圧のばらつきの原因が生じる可能性がある。ところが、図15に示す構造によれば、コンタクト孔の形成時に生じるダメージに起因した破壊耐圧のばらつきを抑えることができる。

[0043]

また、上記第1、第2の実施例では、アンチフューズ用のゲート電極24と凹部14は1対1で対応しているが、本発明はこれに限定されない。例えば、図16に示すように、一つのゲート電極24に複数の凹部14を対応させてもよい。この場合、破壊耐圧が安定し、アンチフューズの歩留まりが向上する。また、図17に示すように、複数のゲート電極24を一つの凹部14内に形成してもよい。この場合、アンチフューズ部の占有面積のさらなる縮小に貢献することができる。

[0044]

## [第3の実施例]

トランジスタの形成の際には、例えばポリシリコンゲートを用いたCMOSデバイスを考えた場合、ウェル、チャネル領域、ゲート電極、ソース/ドレイン領域、LDDのそれぞれについて、N型又はP型のイオン・インプランテーションが行われる。したがって、これらの工程の組み合わせを利用して、第3の実施例は、アンチフューズ部のゲート絶縁膜の破壊耐圧を調整する。以下、アンチフューズ部のゲート絶縁膜の破壊耐圧を調整する。以下、アンチフューズ部のゲート絶縁膜の破壊耐圧を調整する方法や、破壊後の導通抵抗を低減する方法について説明する。

[0045]

図18に示すように、ウェル32aの導電型とポリシリコン膜19aの導電型 を同一導電型、例えばN型とする。これにより、ゲート絶縁膜18bを破壊した後のアンチフューズ部の導通抵抗を下げることが可能であり、破壊/非破壊の判 定精度を向上することができる。

[0046]

図19に示すように、ウェル32bの導電型とポリシリコン膜19bの導電型を同一導電型、例えばN型とする。さらに、例えばNウェル32b内にP型のLDD領域 (Lightly Doped Drain) 及びソース・ドレイン領域33を形成する。

ここで、ゲート絶縁膜18bの破壊の際にはゲートに正電位を印加する。この場合、LDD領域及びソース・ドレイン領域33を形成することにより、ゲート電極端部24aの電界集中を緩和できる。したがって、ゲート電極端部24aでの電界集中に起因した破壊耐圧のばらつきを低減することが可能である。

[0047]

また、図20に示すように、ウェル32bの導電型とポリシリコン膜19bの 導電型を例えばN型とし、ポリシリコン膜19bの不純物濃度をウェル32bよ り1桁以上高く設定する。この装置において、アンチフューズ部のゲート絶縁膜 18bを破壊する際に正の電界を与え、判定する際に負の電界を与える。このように、破壊時と判定時の電界の正負を逆転させた場合、ウェル32bの不純物濃度がポリシリコン膜19bの不純物濃度より低いため、判定時にゲートの下側のウェル32bに形成される空乏層が厚くなる。このため、破壊させなかったアンチフューズ部のゲート絶縁膜には、実効的に小さな電界しか印加されない。したがって、実使用時に繰り返し行われる判定動作に対する信頼性を高めることも可能である。

[0048]

また、上記各実施例では、トランジスタの形成に伴いアンチフューズ部のゲート電極直下にもチャネル不純物を注入してもよいが、図21に示す例のように、アンチフューズ部のウェル、チャネル領域にイオン・インプランテーションを行わず、例えばP型の半導体基板34を不純物濃度の低い状態に保ってもよい。この装置において、アンチフューズ部のゲート絶縁膜18bを破壊する際に負の電界を与え、判定する際に正の電界を与える。この場合も、図20と同様の効果を得ることができる。さらに、半導体基板自体が最初に有している非常に低い不純物濃度により、空乏層の厚さはより大きくなるため、実使用時の判定動作に対する信頼性をさらに向上させることも可能である。

[0049]

なお、アンチフューズ部のゲート絶縁膜の破壊耐圧を調整する方法は、上述し た実施例に限定されない。

[0050]

例えば、凹部の底部、側面、コーナー部のダメージ量を調整することにより、 アンチフューズの破壊耐圧を調整することが可能である。つまり、例えば破壊耐 圧が所望の値よりも下がりすぎてしまった場合で、それがRIEにより生じるダ メージに起因する場合は、RIE時のイオン・エネルギーを落とすことでダメー ジ量を低減することが可能である。これにより、ある程度耐圧を回復させること ができる。

[0051]

また、段差付け工程(図3に示す)でシリコン酸化膜15を除去する際に、さらに例えばCDE (Chemical Dry Etching) 法等の等方性エッチングによりシリコン基板11の表面を薄くエッチングすることで、最表面のダメージ層を除去することができる。また、凹部14のコーナー部14a、14bに丸みを持たせて電界集中の効果を弱めることも可能である。これらの方法によっても、所望値より下がりすぎた破壊耐圧をある程度回復させることができる。

[0052]

逆に、破壊耐圧をさらに下げたい場合には、段差付け工程(図3に示す)でシリコン酸化膜15を除去する際に、ウエットエッチング法の代わりに高パワーのRIE法を用いることで、さらに凹部14の底面にダメージを導入することが可能である。

[0053]

また、段差付け工程(図3に示す)でシリコン酸化膜15を除去した後に、レジスト17を剥離する前にイオン・インプランテーション技術を用いて不純物イオンを導入する。これによって、その後形成されるゲート酸化膜18の膜厚を調整することが可能である。このため、ゲート絶縁膜18bの破壊耐圧を調整することが可能である。

[0054]

「第4の実施例〕

第4の実施例は、上記第1乃至第3の実施例による半導体装置の上面図を示したものである。

[0055]

図22(a)は、図17に示したような一つの凹部14に複数のアンチフューズ用のゲート電極24が形成された場合の上面図を示す。図22(b)は、図22(a)の22(b)-22(b)線に沿った断面図を示す。

[0056]

また、図23(a)は、図18に示すような凹部14がアンチフューズ用のゲート電極24で埋め込まれ、素子分離領域16上にコンタクトプラグ28が形成された場合の上面図を示す。図23(b)は、図23(a)の23(b)-23(b)線に沿った断面図を示す。

[0057]

また、図24(a)は、図8乃至図10等に示すような凹部14のコーナー部 14a、14bを積極的に利用した場合の上面図を示す。図24(b)は、図2 4(a)の24(b)-24(b)線に沿った断面図を示す。

[0058]

また、図25 (a) は、さらに電界を集中させるために凹部14に鋭角部14 dを形成した場合の上面図を示す。図25 (b) は、図25 (a) の25 (b) -25 (b) 線に沿った断面図を示す。

[0059]

上記第4の実施例によれば、本発明のアンチフューズ部は、素子領域やゲート電極24の最小加工寸法あるいはその数倍の程度で形成が可能である(例えば0.13μm世代では0.4μm×1μm程度)。このため、アンチフューズ部の占有面積は、従来のアンチフューズ部等(典型的には2μm×10μm程度)に比べて十分小さくできる。したがって、半導体装置のチップ面積の縮小と製造コスト削減に貢献する。

[0060]

その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施すること が可能である。

[0061]

【発明の効果】

以上説明したように本発明によれば、合わせマーク用の段差付け工程をアンチ

フューズの形成に応用することで、製造工程を増やすことなく、所望の破壊耐圧 をもつゲート絶縁膜を形成することが可能な半導体装置及びその製造方法を提供 できる。

## 【図面の簡単な説明】

【図1】

本発明の第1の実施例に係わる半導体装置の製造工程を示す断面図。

【図2】

図1に続く、本発明の第1の実施例に係わる半導体装置の製造工程を示す断面 図。

【図3】

図2に続く、本発明の第1の実施例に係わる半導体装置の製造工程を示す断面 図。

【図4】

図3に続く、本発明の第1の実施例に係わる半導体装置の製造工程を示す断面 図。

【図5】

図4に続く、本発明の第1の実施例に係わる半導体装置の製造工程を示す断面 図。

【図6】

図5に続く、本発明の第1の実施例に係わる半導体装置の製造工程を示す断面 図。

【図7】

本発明の他の第1の実施例に係わる半導体装置の製造工程を示す断面図。

【図8】

本発明の第2の実施例に係わり、凹部のコーナー部を利用したアンチフューズ 部を示す断面図。

【図9】

本発明の第2の実施例に係わり、凹部のコーナー部を利用した他のアンチフュ ーズ部を示す断面図。

## 【図10】

本発明の第2の実施例に係わり、凹部の片側のコーナー部を利用したアンチフューズ部を示す断面図。

## 【図11】

本発明の第2の実施例に係わり、凹部を埋め込んだ場合のアンチフューズ部を 示す断面図。

# 【図12】

本発明の第2の実施例に係わり、凹部をポリシリコン膜で埋め込んだ場合の他 のアンチフューズ部を示す断面図。

## 【図13】

本発明の第1、第2の実施例に係わり、SOI基板を用いた場合のアンチフューズ部を示す断面図。

## 【図14】

本発明の第1、第2の実施例に係わり、凹部の途中までシリコン窒化膜で埋め 込んだ場合のアンチフューズ部を示す断面図。

# 【図15】

本発明の第1、第2の実施例に係わり、素子分離領域上にコンタクトを形成した場合のアンチフューズ部を示す断面図。

#### 【図16】

本発明の第1、第2の実施例に係わり、一つのアンチフューズ部に対して複数 の凹部が対応する場合を示す断面図。

#### 【図17】

本発明の第1、第2の実施例に係わり、複数のアンチフューズ部に対して一つ の凹部が対応する場合を示す断面図。

#### 【図18】

本発明の第3の実施例に係わり、ゲートの不純物濃度がウェルより高いアンチ フューズ部を示す断面図。

#### 【図19】

本発明の第3の実施例に係わり、ゲートの不純物濃度がウェルより高く、かつ

LDD領域が形成されたアンチフューズ部を示す断面図。

【図20】

本発明の第3の実施例に係わり、ゲートの不純物濃度がウェルより高いアンチ フューズ部を示す断面図。

【図21】

本発明の第3の実施例に係わり、ゲートの不純物濃度がウェルより高いアンチ フューズ部を示す断面図。

【図22】

図22(a)は、一つの凹部に複数のアンチフューズ用のゲート電極が形成された場合を示す上面図。図22(b)は、図22(a)の22(b)-22(b)線に沿った断面図。

【図23】

図23(a)は、凹部がアンチフューズ用のゲート電極で埋め込まれ、素子分離領域上にコンタクトが形成された場合を示す上面図。図23(b)は、図23(a)の23(b)-23(b)線に沿った断面図。

【図24】

図24(a)は、凹部のコーナー部を積極的に利用した場合を示す上面図。図 24(b)は、図24(a)の24(b)-24(b)線に沿った断面図。

【図25】

図25 (a)は、凹部に鋭角部を形成した場合を示す上面図。図25 (b)は、図25 (a)の25 (b) - 25 (b)線に沿った断面図。

【図26】

従来技術による半導体装置の製造工程を示す断面図。

【図27】

図26に続く、従来技術による半導体装置の製造工程を示す断面図。

【図28】

図27に続く、従来技術による半導体装置の製造工程を示す断面図。

【図29】

図28に続く、従来技術による半導体装置の製造工程を示す断面図。

## 【図30】

図29に続く、従来技術による半導体装置の製造工程を示す断面図。 【図31】

図30に続く、従来技術による半導体装置の製造工程を示す断面図。 【符号の説明】

- 11…シリコン基板、
- 12…素子分離領域用の第1の凹部、
- 13…アンチフューズ部用の第2の凹部、
- 14…合わせマーク部用の第3の凹部、
- 14a、14b…コーナー部、
- 14c…マスク、
- 14d…鋭角部、
- 15…シリコン酸化膜、
- 16…素子分離領域、
- 17…レジスト、
- 18、18a、18b…ゲート絶縁膜、
- 19…ポリシリコン膜、
- 19a…P<sup>+</sup>型ポリシリコン膜、
- 19b…N<sup>+</sup>型ポリシリコン膜、
- 20…タングステン膜、
- 21…シリコン窒化膜、
- 22…トランジスタ用の第1のゲート電極、
- 23…合わせマーク部、
- 24…アンチフューズ用の第2のゲート電極、
- 24 a …ゲート電極端部、
- 25…ゲート側壁、
- 26…ソース/ドレイン領域、
- 27、30…層間絶縁膜、
- 28…コンタクトプラグ、

# 特2000-039968


- 29…上層配線、
- 32a… Pウェル、
- 32b…Nウェル、
- 33…LDD領域及びソース・ドレイン領域、
- 34 ··· P型の半導体基板。




【書類名】

図面


【図1】




【図2】




[図3]




【図4】




【図5】




【図6】




[図7]




【図8】



【図9】




【図10】




8


【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




[図18]




【図19】



【図20】





フューズ破壊時:ゲートに正(+)印加 実使用(判定)時:ゲートに負(-)印加




フューズ破壊時:ゲートに負(-)印加 実使用(判定)時:ゲートに正(+)印加


【図22】







[図23]







【図24】






【図25】







【図26】




[図27]




【図28】




【図29】



【図30】





【書類名】

要約書

【要約】

【課題】合わせマークの段差付け工程をアンチフューズの形成に応用することで、製造工程を増やすことなく、所望の破壊耐圧をもつゲート絶縁膜を形成する。 【解決手段】シリコン基板11に素子分離用の第1の凹部16、合わせマーク部

用の第2の凹部13、アンチフューズ部用の第3の凹部14が同時に形成される。全面にシリコン酸化膜が形成された後、第2、第3の凹部13、14内のシリコン酸化膜が除去される。次に、全面にゲート絶縁膜18が形成され、このゲート絶縁膜18上にポリシリコン膜19が形成される。このポリシリコン膜19、ゲート絶縁膜18が選択的に除去され、素子領域上にゲート電極22、前記第2の凹部13に合わせマーク部23、第3の凹部14の底表面にアンチフューズ部用のゲート電極24が形成される。

【選択図】 図6

## 出願人履歴情報

識別番号

[000003078]

1. 変更年月日 1990年 8月22日

[変更理由]

新規登録

住 所

神奈川県川崎市幸区堀川町72番地

氏 名

株式会社東芝